M E N

Previous Doc

Next Doc First Hit Go to Doc#

Generate Collection

L25: Entry 5 of 12

File: JPAB

Jan 21, 1994

PUB-NO: JP406012313A

DOCUMENT-IDENTÍFIER: JP 06012313 A

TITLE: MEMORY DEVICE

PUBN-DATE: January 21, 1994

INVENTOR-INFORMATION:

NAME

COUNTRY

OUCHI, YASUSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

APPL-NO: JP04167197

APPL-DATE: June 25, 1992

INT-CL (IPC): G06F 12/00; G06F 13/362; G06F 13/42

ABSTRACT:

PURPOSE: To enable high-speed <u>memory</u> access without any sampling loss of a confliction circuit in a device made access from plural <u>CPUs</u> at the same time by providing a mode <u>switch</u> and a <u>selector</u> which output a <u>CPU</u> <u>clock</u> requesting <u>memory</u> access operation and the <u>memory</u> conflicting circuit operated based on the output clock.

CONSTITUTION: When memory access by a 1st CPU takes place successively, a 1st selector 2, the mode switch 1, and a 2nd selector 3 hold the selection of the CPU and since an edge detecting circuit 4 does not change the output, a 3rd selector 6 outputs the output of the 1st selector 2. Therefore, when CPU1 REQ becomes active, the CPU1REQ is sampled from a 2nd latch 7 without passing through a 1st latch 5, so no sampling loss is generated. Such removal of the loss results from that a synchronous circuit can be omitted by one stage since the CPU1REQ is synchronized with the sampling clocks of the 1st and 2nd latches 5 and 7.

COPYRIGHT: (C) 1994, JPO&Japio

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-12313

(43)公開日 平成6年(1994)1月21日

(51)Int.CL ⁵		識別記号	庁内整理番号	FI	技術表示箇所
G06F	12/00	564	9366-5B		
	13/362	510 A	9072-5B		
•	13/42	350 B	8840-5B		

審査請求 未請求 請求項の数1(全 4 頁)


(21)出願番号	特顧平4-167197	(71)出願人	000005821 松下電器産業株式会社	
(22)出顧日	平成 4年(1992) 6月25日		大阪府門真市大字門真1006番地	
		(72)発明者	大内 康史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内	
	·.	(74)代理人	弁理士 小鍜治 明 (外2名)	
			•	

(54)【発明の名称】 メモリ装置

(57)【要約】

【目的】 複数のCPUがメモリ競合回路のサンプリングロス無しに高速アクセスできるメモリ装置を提供する。

【構成】 メモリアクセス動作を要求中のCPU動作クロックを出力するスイッチ回路1~3と、スイッチ回路出力のクロックを基準にして、動作するメモリ競合回路5~7とを備える。



【特許請求の範囲】

【請求項1】複数のCPUから同時にアクセスされるメモリ装置において、メモリアクセス要求中のCPU動作クロックを出力するスイッチ回路と、前記スイッチ回路の出力のクロックを非メモリアクセス中に現在のクロックと切り替え、基準クロックとして動作する各CPU間のアクセス調停回路とを備えたメモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ワークステーション、 デスクトップパブリッシング、パーソナルコンピュータ 等に用いられるメモリ装置に関する。

[0002]

【従来の技術】近年、アプリケーションソフトウェアの高機能化に伴い、ワークステーション、デスクトップパブリッシング(DTP)、パーソナルコンピュータ等の処理速度の高速化、メモリの大容量化が進んでいる。メモリとしては、益々、高速化・低コスト化される半導体メモリが多く使用されている。一般に、複数のCPUからアクセスされるメモリでは、各CPUのメモリアクセ 20 ス要求を調停する競合回路が必要であり、CPUと非同期のクロックで駆動されていた。

[0003]

【発明が解決しようとする課題】しかしながら、従来の 方式では、全CPUと非同期のクロックで競合回路を駆 動しているために、各CPUのメモリアクセス時にサン プリングロスが生じ、アクセス速度の低下を招いてい た。

【0004】本発明は上記課題を解決するもので、各C PUが競合回路のサンプリングロス無しに高速アクセス 30 できるメモリ装置の提供を目的とする。

[0005]

【課題を解決するための手段】本発明は上記目的を達成するために、メモリアクセス要求中のCPU動作クロックを出力するスイッチ回路と、スイッチ回路出力のクロックを非メモリアクセス中に現在のクロックと切り替え、基準クロックとして動作する各CPU間のアクセス調停回路とを備えた構成を有する。

[0006]

【作用】本発明は上記した構成によって、複数のCPU 40 がアクセスするメモリ装置において、各CPUは競合回路のサンプリングロス無く、高速なメモリアクセスを可能にするよう作用する。

[0007]

【実施例】図1は本発明の一実施例におけるメモリ装置 の構成を示すブロック図である。本実施例ではCPUは 2つの場合について説明する。

【0008】図1において、1はCPU1のメモリアク ーのときに(図2の22)セレクト信号をハイにし、C セス要求(アクティブハイ)の立ち上がりエッジを検出 PU1REQがノンアクティブ(ロー)になるまでハイする都度、CPU1をセレクトする信号を出力(ハイ出 50 を保持する。メモリコントローラ8は第2のラッチ7の

力) し、CPU2のメモリアクセス要求 (アクティブハ イ)の立ち上がりエッジを検出する都度、CPU2をセ レクトする信号を出力(ロー出力)するモードスイッチ である。2はモードスイッチ1の出力がハイのときはC PU1のアクセス要求信号(CPU1REQ)を、ロー のときはCPU2のアクセス要求信号(CPU2RE Q)を出力する第1のセレクタである。3はモードスイ ッチ1の出力がハイのときはCPU1のCPUクロック (CPU1クロック)を、ローのときはCPU2のCP 10 Uクロック (CPU2クロック) を出力する第2のセレ クタである。4はモードスイッチ1が選択している(C PU1選択時はハイ) ものと異なるCPUアクセス要求 の立ち上がりエッジを検出すると現在のメモリアクセス 要求期間のみハイ出力を行い、また、本出力信号の変化 時(立ち上がり、立ち下がりの期間)にクリヤ信号(ロ ーパルス)を出力するエッジ検出回路である。5は第1 のセレクタ2の信号を第2のセレクタ3の出力クロック でサンプリングする第1のラッチである。6はエッジ検 出回路4の出力のセレクト信号がハイのときは第1のラ ッチ5の出力を、ローのときは第1のセレクタ2の出力 信号を選択し出力する第3のセレクタである。7は第3 のセレクタ6の出力を第2のセレクタ3の出力のクロッ クでサンプリングする第2のラッチである。8は第2の ラッチ7の出力からメモリアクセス制御信号を生成する メモリコントローラである。9はメモリコントローラ8 からのメモリアクセス制御信号を受け、データのリード ・ライトが行われるメモリアレイである。また、第1の セレクタ2、第2のセレクタ3、モードスイッチ1、エ ッジ検出回路4は現在メモリアクセス中に他のCPUの メモリアクセス要求が発生したときは現在のアクセス終 了後、受け付けるものとする。

【0009】以上のような構成要素の本実施例のメモリ 装置について、以下その動作を説明する。

【0010】図2はCPU2のメモリアクセス終了後に、CPU1のアクセス要求が来たときのタイミングチャート、図3はCPU1のメモリアクセス終了後に、連続してCPU1のアクセス要求が来たときのタイミングチャートである。

【0011】まず、図2に示す場合について説明する。図1のCPU1REQがハイになると(図2の21)、モードスイッチ1の出力はローからハイに変化する。すると、第1のセレクタ2はCPU1REQ信号を第1のラッチ5に出力し、第2のセレクタ3はCPU1クロックを第1のラッチ5、第2のラッチ7に出力する。また、エッジ検出回路4はCPU1REQの立ち上がりエッジ検出後、CPU1クロックがローになるまでクリア信号をアクティブ(ロー)にし、CPU1クロックがローのときに(図2の22)セレクト信号をハイにし、CPU1REQがノンアクティブ(ロー)になるまでハイを保持する。メモリコントローラ8は第2のラッチ7の

3

出力を受け、メモリアクセス制御信号を後段のメモリア レイに出力し、メモリアクセスが行われる。前述のよう に、現在選択されているCPUクロック以外のCPUの メモリアクセス要求が発生した場合は、第1のラッチ 5、第2のラッチ7でアクセス要求がサンプリングさ れ、図2のロスに示すように第1,第2のラッチ5,7 のサンプリングクロック切り替えによるアクセスタイム の遅れが生じる。これは、CPUの非同期クロックでア クセス要求信号をサンプリングしたときと同等である。 【0012】しかし、図3に示すようにCPU1のメモ 10 リアクセスが連続して起こった場合は、第1のセレクタ 2、モードスイッチ1、第2のセレクタ3はCPU1の 選択状態を保持したままであり、エッジ検出回路4は出 力を変化させないので、第3のセレクタ6は第1のセレ クタ2の出力を出力している。したがって、CPU1R EQがアクティブになった場合は(図3の31)、CP U1REQは第1のラッチ5を通らず第2のラッチ7か らサンプリングされるので、図2のロスで示したサンプ リングロスが無く高速アクセスが可能となる。これは、 第1, 第2のラッチのサンプリングクロックとCPU1 20 ト REQが同期しているために同期回路を1段省略できる からである(図3の例では第1のラッチ5)。

【0013】このように本実施例によると、メモリアクセス動作を要求しているCPUクロックを出力するモードスイッチ、セレクタと、その出力クロックを基準にして動作するメモリ競合回路を設けてあるので、競合回路のサンプリングロス無く、高速アクセスを可能にできる。

【0014】なお、本実施例ではCPUが2つの場合を述べたが、CPUが増加した場合には、増加した数だ

け、各セレクタ、モードスイッチ、そしてエッジ検出回 路の入力数を拡張すればよい。

[0015]

【発明の効果】以上の実施例から明らかなように本発明によると、メモリアクセス要求中のCPU動作クロックを出力するスイッチ回路と、スイッチ回路出力のクロックを非メモリアクセス中に現在のクロックと切り替え、基準クロックとして動作する各CPU間のアクセス調停回路とを備えてあるので、複数のCPUから同時にアクセスされるメモリ装置において、競合回路のサンプリングロス無しに、高速アクセス可能なメモリ装置を提供できる。

【図面の簡単な説明】

【図1】本発明の一実施例におけるメモリ装置の構成を 示すブロック図


【図2】CPU2のメモリアクセス終了後に、CPU1 のアクセス要求が来たときのタイミングチャート

【図3】CPU1のメモリアクセス終了後に、連続して CPU1のアクセス要求が来たときのタイミングチャー

【符号の説明】

- 1 モードスイッチ
- 2 第1のセレクタ
- 3 第2のセレクタ
- 4 エッジ検出回路
- 5 第1のラッチ
- 6 第3のセレクタ
- 7 第2のラッチ
- 8 メモリコントローラ

【図2】



【図3】



【図1】

